O 1 de xullo, citando información da reunión interna de dirección de Samsung, o director de tecnoloxía de Samsung Electronics e responsable do seu Instituto de Investigación en Semiconductores deu a coñecer o último progreso de desenvolvemento sobre dúas tecnoloxías de memoria clave durante un informe interno para a división de Solucións de Dispositivos da empresa. As actualizacións abrangueron a memoria de alta banda ancha HBM4E de nova xeración para IA e o proceso DRAM de 10nm de sétima xeración de Samsung, coñecido como D1d.
Respecto ao desenvolvemento de HBM4E, o executivo dixo que o rendemento das probas de fiabilidade do produto subiu por encima do 70%. Segundo os estándares da industria, un rendementos do 80% ou superior considérase xeralmente como o limiar para a madurez do proceso e a produción en masa estable. Dado o estado actual do produto, HBM4E continúa en validación de fiabilidade e mostras, e non entrou aínda na fase de aumento de produción a gran escala. Os observadores da cadea de subministro da industria ven un rendementos superior ao 70% como unha sinal significativa, suxerindo que o proceso de apilamento, envasado e probas entrou nunha fase de converxencia máis estable, con melloras adicionais no rendementos esperadas para acelerar.
A información pública sobre a folla de ruta do producto mostra que Samsung comezou os envíos de volume do primeiro produto HBM4 da industria en febreiro deste ano. O 29 de maio, a compañía publicou oficialmente as especificacións técnicas completas para o seu HBM4E de 12 capas e comezou a enviar mostras de enxeñería en volume a principais clientes globais de chips de IA. A posición das dúas xeracións de produtos está claramente diferenciada. O HBM4 está deseñado para soportar os chips de aceleración de IA Vera Rubin de Nvidia programados para un lanzamento na segunda metade do ano, mentres que o HBM4E actualizado está programado para o hardware de computación Vera Rubin Ultra de nova xeración de Nvidia o ano que vén. O HBM4E de 12 capas de Samsung fabrígase utilizando o seu proceso DRAM de 1c de sexta xeración. Ofrece unha velocidade de pino base de 14 Gbps, escalable ata 16 Gbps, con melloras na banda ancha, rendemento térmico e eficiencia energética en comparación co HBM4. O produto está deseñado para cargas de traballo de computación de alto rendemento, incluíndo adestramento de modelos a gran escala e centros de datos de alta densidade.
Na mesma reunión interna, os executivos de Samsung tamén proporcionaron unha actualización sobre o desenvolvemento do proceso DRAM de nova xeración da compañía. O proceso DRAM de 10nm de sétima xeración, co nome en código D1d, considérase internamente como tendo establecido unha vantaxe tecnolóxica competitiva sobre os seus compañeiros da industria. Samsung fixou un claro fito de desenvolvemento, establecendo como obxectivo a finalización da aprobación de preparación para a produción, ou PRA, en novembro de 2026. A certificación PRA é un requisito esencial para mover un proceso DRAM da investigación e desenvolvemento á preparación para a produción en masa. Unha vez aprobado, a compañía comezará a instalación de equipamento a gran escala, actualización das liñas de produción en cuartos limpos e produción de proba de proceso en volume.
Según a información dispoñible, D1d é o nó de DRAM de sétima xeración planificado por Samsung, cun ancho de liña na gama de 10nm a 11nm. En comparación coa actual proceso DRAM de sexta xeración 1c, D1d avanza aínda máis na escala e adopta unha nova arquitectura de celas xunto cun esquema de transistor GAAFET de soporte. O proceso espera mellorar a densidade de memoria por wafer e a eficiencia enerxética, e servirá como a tecnoloxía subxacente de wafer de memoria para a nova xeración HBM5 de memória de alta banda ancha de Samsung.