O 16 de xuño, hora local, abriu o Simposio de 2026 sobre Tecnoloxía e Circuítos VLSI, onde Intel Foundry revelou o estado máis recente de implementación do seu proceso Intel 18A-P e anunciou tres logros de investigación avanzada destinados á escalabilidade a longo prazo dos chips.
Intel Foundry afirmou que o Intel 18A-P é a primeira iteración mellorada en rendemento da familia de procesos Intel 18A e entrou oficialmente na fase de produción de risco. Baseado na plataforma de proceso Intel 18A, Intel Foundry sacou ao mercado dúas tecnoloxías principais: transistores gate-all-around GAA RibbonFET e entrega de potencia por detrás BSPD PowerVia. O Intel 18A-P é completamente compatible cos actuales estándares de deseño Intel 18A, permitindo aos clientes reutilizar directamente as bibliotecas de IP actuais e os fluxos de deseño. Segundo cifras reveladas no lugar, en comparación co proceso Intel 18A estándar, o Intel 18A-P pode ofrecer unha mellora de rendemento do 9% á mesma potencia ou unha reducción de potencia do 18% ao mesmo rendemento, ao tempo que optimiza métricas clave como a resistencia térmica do chip e a resistencia do vía intercapas.
Ademais do progreso na implementación de nodos avanzados maduros, Intel Foundry tamén desvelou tres mostras de investigación de futuro no simposio, todas deseñadas para apoiar a escalabilidade continua dos chips en futuras xeracións tecnolóxicas.
A primeira é a tecnoloxía de transistores de efecto de campo complementarios CFET monolíticos. Intel presentou un inversor CFET apilado verticalmente con configuración PMOS superior e NMOS inferior, cunha distancia de compoñente de 45 nm. Esta arquitectura vertical ofrece un camiño potencial para unha maior escalabilidade na área dos chips lógicos máis alá dos transistores GAA. Datos de proba relacionados tamén foron incluídos nos documentos técnicos oficiais de VLSI.
O segundo é un proceso de nivel de oblea de 300 mm para a integración monolítica de nitrato de galio e lóxica baseada en silicio. Intel completou unha demostración de integración heteroxénea na mesma oblea, fabricando dispositivos de potencia de GaN e un módulo de control dixital baseado en silicio que contén aproximadamente 1,000 compoñentes lógicos nunha única base de silicio de 300 mm. Segundo os materiais da empresa, este enfoque podería permitir que se fabricasen dispositivos de potencia de alta eficiencia e unidades de control dixitais de gran escala dentro dun fluxo de proceso unificado, reducíndose así os requisitos de embalaxe multilayer e as perdas de interconexión externas asociadas con solucións de chips discretos, ao tempo que se reduce a complexidade general do deseño do sistema para os IC de potencia.
O terceiro é unha tecnoloxía de interconexión de rutenio substractiva con buratos aéreos integrados. En comparación coas esquemas de interconexión de cobre convencionais amplamente utilizados na industria, a interconexión de rutenio combinada cun illamento por buratos aéreos pode reducir a capacitancia parasitaria da liña até un 35% e mellorar significativamente a frecuencia de operación do chip. A tecnoloxía está destinada a axudar a abordar os cuellos de botella de retardo RC causados por a escalabilidade continua das interconexións en nodos de proceso avanzados.