Neste contexto, o próximo Simposio VLSI converteuse nun escenario importante para a competencia entre Intel e TSMC en tecnoloxía de procesos avanzados.Espérase que TSMC presente a súa tecnoloxía CMOS angstrom A16 de 2 nm no evento.O proceso usa transistores GAA e introduce a entrega de enerxía traseira a través dun novo deseño "Super Power Rail" ou SPR.
Intel xa revelou algúns detalles fundamentais do seu proceso 18A-P.Segundo informes dos medios, os parámetros estruturais clave de 18A-P, incluíndo a altura da biblioteca e o paso de polietileno de contacto, seguen sendo os mesmos que o proceso de referencia 18A.As principais actualizacións céntranse na optimización da tensión e a optimización do nivel de transistores.O número de opcións de pares VT BT ampliouse de catro en 18A a máis de cinco, e engadiuse unha nova tensión de limiar lóxico entre a tensión de limiar ultra baixa, ou ULVT, e a de voltaxe de limiar baixa, ou LVT.
O proceso 18A-P tamén mellora o control da variabilidade do proceso e a eficiencia térmica, apoiando os seus obxectivos de baixa potencia e alto rendemento.Estas melloras están entre as razóns polas que Apple e outros deseñadores de chips sen fábulas están mostrando un maior interese pola tecnoloxía.Para acadar estes aumentos de rendemento, Intel introduciu novas variantes de RibbonFET baseadas na súa arquitectura completa de porta, incluíndo transistores de alto rendemento de contacto mellorado e dispositivos optimizados de baixa potencia, reforzando a base do dispositivo para un mellor rendemento e eficiencia enerxética.
Intel tamén dixo que reforzou as esquinas sesgadas do proceso 18A-P nun 30%, co obxectivo de mellorar a consistencia do rendemento e reducir a variabilidade.As esquinas inclinadas refírense ás diferenzas no rendemento do transistor e nas características de potencia dentro do mesmo nodo de proceso.A medida que a fabricación de semicondutores avanza cara a nós máis agresivos, o comportamento dos transistores faise cada vez máis desigual, o que fai que o control da variabilidade sexa un reto importante.
O primeiro produto de Intel baseado no proceso 18A, Panther Lake, entrou en produción en volume a finais de 2025. A compañía planea lanzar tecnoloxías de proceso derivadas de 18A por fases, con 18A-P que se espera que chegue en 2026 e un proceso 18A-PT actualizado está previsto para 2028.
Mentres tanto, TSMC prepárase para o debut do seu proceso A16, o primeiro nodo da compañía baseado na tecnoloxía Super Power Rail.O proceso presentarase formalmente no Simposio VLSI, programado para os días 14 e 18 de xuño. Segundo TSMC, en comparación co nodo N2P de rendemento mellorado, A16 pode ofrecer unha mellora de rendemento do 8% ao 10% coa mesma potencia, reducir o consumo de enerxía entre un 15% e un 20% co mesmo rendemento e proporcionar un 10% de ganancia adicional de chip.
TSMC planea comezar a produción en masa de A16 no cuarto trimestre de 2026. Os rumores da industria suxiren amplamente que o chip Feynman de Nvidia podería ser o primeiro produto en adoptar o proceso.As fontes da cadea de subministración indican que A16 combinarase con tecnoloxías de envasado avanzadas CoWoS-L e SoIC, o que permite a escala do sistema de ata 9,5 veces o tamaño da retícula.O proceso está dirixido principalmente a cargas de traballo de computación de alto rendemento ou HPC.